当前位置:主页 > html > Verilog中parameter和define的区别?